Проектирование от печки – Трассировка высокоскоростных цифровых печатных плат
Особенности книги:1. Полное описание ноу-хау разработки высокоскоростных печатных плат.2. Отсутствие академизма и воды.3. Образный интуитивный язык в формате «бери и делай».4. Формирование интуитивного понимания физики процессов.
Читать Проектирование от печки – Трассировка высокоскоростных цифровых печатных плат онлайн беплатно
© Александр Сергеевич Трофимов, 2024
ISBN 978-5-0062-3258-7
Создано в интеллектуальной издательской системе Ridero
Предисловие
В книге представлен полный базовый объем знаний, необходимый для трассировки современных высокоскоростных цифровых печатных плат (ВЦПП).
По формату книга ближе к брошюре, зато в ней нет воды. Она написана простым образным языком «от инженера – инженеру».
Книга будет полезна начинающим разработчикам цифровых печатных плат для формирования правильного и продуктивного подхода и видения. Но и опытным разработчикам мой фундаментальный подход может помочь структурировать имеющиеся навыки и знания, а так же закрыть имеющиеся белые пятна.
Изложенного материала достаточно для освоения специальности инженером работающим в смежной области.
Благодарю мою жену Вику за веру в меня, вдохновение и пример роста. Благодарю коллег, которые с одной стороны заставляли меня делать правильно, а с другой стороны заставляли думать и обосновывать свою точку зрения.
Фразы обведенные в рамочки рекомендуется зазубрить. Это сформирует интуитивное понимание сути процессов «на ходу».
Практика
Задание основных правил трассировки
Классы цепей
– POWER (включая GND) – стандартная ширина трассы 0.3 мм, минимальная 0.15 мм, максимальная – 1 мм;
– ВЧ интерфейсы: DDR, PCIe, SATA, SPI, JTAG и пр. выше 1 Мбит;
– другие критичные цепи: Voltage Sense, PWM и т. п.
Импедансы
Дифференциальные (DIFF) 100 Ом:
– 1GBASE-T (1 Гбит Ethernet) (без вариантов т.к. передача двунаправленная, кодирование PAM-5, отражения недопустимы)
– SATA Gen3 (допускается 85 Ом, т.к. передача однонаправленная, приемник терминированный, кодирование NRZ, влияние отражений невелико)
– HCSL PCIe Clocks (импеданс может быть любым, но одинаковым на всей протяженности линии, передатчик должен быть согласован. Отражения могут влиять на джиттер)
Дифф. 85 Ом:
– PCIe Gen4
Однонаправленные (SE – Single Ended) 50 Ом:
– CMOS Clocks
– JTAG
– SPI
Все прочие SE трассы сделать минимальной ширины
На данном этапе можно сделать все дифпары шириной/зазором 0.125/0.125 мм для простых плат и 0.1/0.1 мм для сложных плат, и SE сигналы соответственно 0.125 и 0.1.
Задавать зазоры на этом этапе не имеет смысла.
Для современных высокоскоростных цифровых печатных плат (ВЦПП) характерно преобладание PCIe среди ВЧ интерфейсов. Логично, чтобы дифпары 85 Ом были минимального размера (100/100 или 75/75 мкм).
Раскрашивание
Раскрашивание цепей очень помогает ориентироваться в проекте в процессе трассировки.
Земля – светло-серый.
No Connect – темно-серый.
Основные питания – в разные цвета. В процессе разработки покрасить все питания.
Классы ВЧ цепей по интерфейсам и направлениям (TX/RX). В отличие от питаний желательно добавить какой-то орнамент: дифпары в мелкую крапинку, SE-цепи – в крупную.
Расстановка всех компонентов
Крупные микросхемы и разъемы расположить примерно так, как они должны быть. Мелочь расположить группами рядом с соответствующими крупными микросхемами. Внутри групп расположение мелких компонентов произвольное, должна быть ясна только занимаемая ими площадь. Задача – определить взаимное расположение компонентов и как все будет умещаться.
На данном этапе плата может выглядеть примерно так:
Предварительная отрисовка полигонов питания
Размеры полигонов считаются в квадратах.
Максимальное число квадратов для 43 мкм меди считается по формуле:
Отсюда следует интуитивный вывод: самая сложная ситуация для инженера – шина питания с малым напряжением и большим током (например, питание ядра процессора).
Для простых форм можно очень быстро в уме посчитать число квадратов.
Для сложных форм число квадратов достаточно быстро прикидывается с бумагой и ручкой.
Трассировка BGA
От BGA напрямую зависят требуемое количество слоев, ширины проводник/зазор и размер виа.
Фанаут
На этом этапе делается фанаут всех BGA (Ball Grid Array) микросхем на плате. Каждую используемую площадку нужно вывести на виа. Обычно это делается трассами под углом 45°, идущими наружу от центра МС.
В случае сложного паттерна выводов нужно подключить виа прямым отрезком трассы под оптимальным углом отличным от 45°.
Слеудет определить подходящий размер виа. Оптимальный самый дешевый в производстве размер отверстия/площадки виа – 0.2/0.45 мм. Для более мелкого шага BGA может потребоваться уменьшить виа, разместить виа в площадке МС, использовать микровиа и пр. Это решается исходя из экономической целесообразности ориентируясь на выбранного производителя ПП.
На рисунке показан распространенный вариант BGA МС с шагом выводов 1 мм.
В случае с BGA с шагом 0.8:
Более экзотичный случай – BGA с шагом 0.65.
В случае применения более мелких виа оно должно быть ограничено зоной под соответствующей BGA МС. На всей остальной плате использовать 0.2/0.45 – так дешевле.
Чтобы обеспечить оптимальный выбор виа, нужно убедиться, что размер площадок BGA соответствует IPC-7321. Размер площадки зависит от номинального диметра шарика.
Обычно используются площадки NSMD (Non Solder Mask Defined), другое название – Collapsing, т.к. соединение в этом случае прочнее. Размер площадки задается медью, а маска просто вырезается в соответствии с выбранными нормами (обычно 0.05 мм).
